Docket No.: 60188-670 **PATENT**

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of Customer Number: 20277

Taiji NODA Confirmation Number:

Serial No.: Group Art Unit:

Filed: October 02, 2003 Examiner: Unknown

SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME For:

CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2002-297513, filed October 10, 2002

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty

Registration No. 36,139

600 13th Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:tlb Facsimile: (202) 756-8087

Date: October 2, 2003

(20188 - (270) NODA Segulios

日本国特許庁October 2,2003 JAPAN PATENT OFFICE

Ma Dermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年10月10日

出願番号

Application Number:

特願2002-297513

[ST.10/C]:

[JP2002-297513]

出 願 人
Applicant(s):

松下電器産業株式会社

2003年 5月 9日

特許庁長官 Commissioner, Japan Patent Office 太田信一郎

特2002-297513

【書類名】 特許願

【整理番号】 2926440034

【提出日】 平成14年10月10日

【あて先】 特許庁長官 殿

【国際特許分類】 H01L 29/784

【発明者】

【住所又は居所】 大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】 野田 泰史

【特許出願人】

【識別番号】 000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】 100077931

【弁理士】

【氏名又は名称】 前田 弘

【選任した代理人】

【識別番号】 100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】 100110939

【弁理士】

【氏名又は名称】 竹内 宏

【選任した代理人】

【識別番号】 100110940

【弁理士】

【氏名又は名称】 嶋田 高久

【選任した代理人】

【識別番号】 100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0006010

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 半導体基板におけるチャネル形成領域に、質量数が相対的に 大きい重イオンからなる第1導電型の第1の不純物イオンをイオン注入すること により、前記チャネル形成領域に不純物注入層を形成する第1の工程と、

前記半導体基板に第2の不純物イオンをイオン注入することにより、前記半導体基板の表面から前記不純物注入層よりも深い領域にまでアモルファス層を形成する第2の工程とを備えていることを特徴とする半導体装置の製造方法。

【請求項2】 前記半導体基板はシリコンからなり、

前記第2の不純物イオンはIV族元素からなることを特徴とする請求項1に記載の半導体装置の製造方法。

【請求項3】 前記重イオンはインジウムであることを特徴とする請求項1 又は2に記載の半導体装置の製造方法。

【請求項4】 前記重イオンの注入ドーズ量は $5 \times 10^{13} / \text{cm}^2$ 以上であることを特徴とする請求項3に記載の半導体装置の製造方法。

【請求項5】 前記第2の工程よりも後に、第1の熱処理を行なうことにより、前記チャネル形成領域に、前記不純物注入層から前記第1の不純物イオンが拡散してなる第1導電型の第1の拡散層を形成する第3の工程と、

前記半導体基板の上にゲート絶縁膜と該ゲート絶縁膜の上にゲート電極とを選 択的に形成する第4の工程と、

前記半導体基板に、前記ゲート電極をマスクとして第2導電型の第3の不純物 イオンをイオン注入する第5の工程と、

前記半導体基板に対して第2の熱処理を行なうことにより、前記第3の不純物 イオンが拡散してなり、接合位置が相対的に浅い第2導電型の第2の拡散層を形 成する第6の工程とをさらに備えていることを特徴とする請求項1~4のうちの いずれか1項に記載の半導体装置の製造方法。

【請求項6】 前記第1の熱処理は、昇温レートを100℃/秒以上とし、加熱温度を850℃~1050℃とし、該加熱時間を最大で10秒間保持するか

、又はピーク温度を保持しない急速熱処理であることを特徴とする請求項 5 に記載の半導体装置の製造方法。

【請求項7】 前記第2の工程と前記第3の工程との間に、

前記不純物注入層から第1の不純物イオンが拡散せず且つ前記アモルファス層 の結晶性を回復する温度で第3の熱処理を行なうことにより、前記第1の不純物 イオンによる結晶ダメージを回復する工程をさらに備えていることを特徴とする 請求項1~5のうちのいずれか1項に記載の半導体装置の製造方法。

【請求項8】 前記第3の熱処理は、加熱温度が400℃~600℃であることを特徴とする請求項7に記載の半導体装置の製造方法。

【請求項9】 前記第3の熱処理の加熱時間は1時間~20時間であることを特徴とする請求項8に記載の半導体装置の製造方法。

【請求項10】 前記第4の工程と前記第6の工程との間に、

前記半導体基板に、前記ゲート電極をマスクとして第1導電型の第4の不純物 イオンをイオン注入する工程と、

前記第2の熱処理により、前記第2の拡散層の下側に前記第4の不純物が拡散 してなる第1導電型の第3の拡散層を形成する工程とをさらに備えていることを 特徴とする請求項5~9のうちのいずれか1項に記載の半導体装置の製造方法。

【請求項11】 前記第6の工程よりも後に、

前記ゲート電極の側面に絶縁膜からなるサイドウォールを形成する工程と、

前記ゲート電極及びサイドウォールをマスクとして、前記半導体基板に第2導電型の第5の不純物イオンをイオン注入した後、第4の熱処理を行なうことにより、前記第2の拡散層の外側に、前記第5の不純物イオンが拡散してなり且つ前記第2の拡散層よりも深い接合面を持つ第2導電型の第4の拡散層を形成する工程とをさらに備えていることを特徴とする請求項5~10のうちのいずれか1項に記載の半導体装置の製造方法。

【請求項12】 上部にチャネル拡散層を有する半導体基板と、

前記半導体基板の上にゲート絶縁膜を介在させて形成されたゲート電極とを備え、

前記チャネル拡散層は、質量数が相対的に大きい重イオンからなる不純物イオ

ンが注入されてなり、且つゲルマニウムイオンを含むことを特徴とする半導体装置。

【請求項13】 前記半導体基板における前記チャネル拡散層の下側の領域にもゲルマニウムイオンを含むことを特徴とする請求項12に記載の半導体装置

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、さらなる微細化を達成できると共に、高速且つ低消費電力で動作可能なMIS型の半導体装置の製造方法に関する。

[0002]

【従来の技術】

半導体集積回路の高集積化に伴って、MIS型トランジスタの微細化が要請されており、その実現のためには、チャネル領域の不純物濃度が高濃度化された高濃度チャネル構造を持つMIS型トランジスタが求められる(例えば、特許文献 1参照)。

[0003]

以下、従来のMIS型トランジスタの製造方法について図面を参照しながら説明する。

[0004]

図11(a)~図11(c)、図12(a)及び図12(b)は従来のMIS型トランジスタの製造方法の工程順の断面構成を示している。

[0005]

まず、図11(a)に示すように、P型シリコンからなる半導体基板200に、注入エネルギーが100ke Vで注入ドーズ量が $1\times10^{14}/cm^2$ 程度のP型の不純物であるインジウム(In)イオンをイオン注入した後、熱処理を行なって、半導体基板200のチャネル形成領域にP型チャネル拡散層203を形成する。

[0006]

次に、図11(b)に示すように、半導体基板200上に、膜厚が1.5nm程度のゲート酸化膜201と、その上に膜厚が150nm程度のポリシリコンからなるゲート電極202とを形成する。

[0007]

次に、図11(c)に示すように、ゲート電極202をマスクとして半導体基板200に、注入エネルギーが2keVで注入ドーズ量が $5\times10^{14}/\text{cm}^2$ 程度のN型の不純物であるヒ素(As)イオンをイオン注入して、N型注入層206Aを形成する。続いて、ゲート電極202をマスクとして半導体基板200に、注入エネルギーが5keVで注入ドーズ量が $2\times10^{13}/\text{cm}^2$ 程度のP型の不純物であるホウ素(B)イオンをイオン注入することにより、P型注入層207Aを形成する。

[0008]

次に、図12(a)に示すように、半導体基板200上に、膜厚が約50nmの窒化シリコン等からなる絶縁膜を堆積し、続いて、堆積した絶縁膜に対して異方性エッチングを行なって、ゲート電極202の側面上にサイドウォール208を形成する。

[0009]

次に、図12(b)に示すように、ゲート電極202及びサイドウォール208をマスクとして半導体基板200に、注入エネルギーが15keVで注入ドーズ量が3×10¹⁵/cm²程度のN型の不純物であるヒ素イオンをイオン注入する。その後、半導体基板200に対して、高温且つ短時間の熱処理を行なって、半導体基板200におけるサイドウォール208の側方の領域に、N型ソースドレイン拡散層205をそれぞれ形成する。このとき、半導体基板200における各N型ソースドレイン拡散層205とP型チャネル拡散層203との間の領域に、N型注入層206Aが拡散したN型エクステンション拡散層206が形成され、N型エクステンション拡散層206が形成され、N型エクステンション拡散層206が形成され、N型エクステンション拡散層207Aが拡散したP型ポケット拡散層207が形成される。

[0010]

このように、従来のMIS型トランジスタの製造方法は、短チャネル効果を顕

在化させることなくトランジスタの微細化を実現するために、P型チャネル拡散 層203を形成する不純物として、ホウ素(B)よりも質量数が大きい重イオンであるインジウム(In)イオンを用い、さらにインジウムイオンの注入ドーズ 量をより大きくする傾向にある。

[0011]

【特許文献1】

特開平08-250729号公報(第6-8頁、第1-10図)

[0012]

【発明が解決しようとする課題】

しかしながら、半導体基板200に対して、高ドーズ量のインジウムイオンを 注入すると、半導体基板200のイオン注入領域にアモルファス化が起こる。こ のため、その後の活性化のための熱処理時に、アモルファス層とクリスタル層と の界面の下側近傍にEOR(End-of-Range)転位ループ欠陥層(以下、単に転位 ループ欠陥層と呼ぶ。)が形成されてしまう。この転位ループ欠陥層にインジウ ムが強く偏析して、P型チャネル拡散層203の活性化濃度が低下してしまい、 所定の不純物プロファイルを得られないという問題がある。

[0013]

また、P型チャネル拡散層203に転位ループ欠陥層が形成されてしまうと、 この転位ループ欠陥層に沿ってリーク電流が流れるという問題をも生じる。

[0014]

図13は図11(a)のA-A線におけるP型チャネル拡散層203の不純物プロファイルを示している。ここで、横軸は基板表面からの深さを表わし、縦軸はインジウムの不純物濃度を対数で表わしている。図13から分かるように、P型チャネル拡散層203に含まれるインジウムイオンの分布は、熱処理によってアモルファス・クリスタル界面の近傍に形成される転位ループ欠陥層に偏析する

[0015]

このように、前記従来の半導体装置の製造方法は、トランジスタの微細化に不可欠な高濃度チャネル拡散層を所定の不純物濃度を持つように形成することは困

難である。

[0016]

前記の問題に鑑み、本発明は、微細化に伴う短チャネル効果の顕在化を抑制しながらチャネル拡散層の濃度を確実に高くできるようにし、且つ低しきい値電圧及び高濃度チャネルに起因するリーク電流の増大を抑制できるようにすることを目的とする。

[0017]

【課題を解決するための手段】

前記の目的を達成するため、本発明は、半導体装置の製造方法を、半導体基板にチャネル形成用の重イオンからなる第1の不純物イオンを注入した後に、第2の不純物イオンを注入することにより、アモルファス・クリスタル界面を第1の不純物イオンによる不純物注入層よりも深い領域にまで広げる(押し下げる)構成とする。

[0018]

具体的に、本発明に係る半導体装置の製造方法は、半導体基板におけるチャネル形成領域に、質量数が相対的に大きい重イオンからなる第1導電型の第1の不純物イオンをイオン注入することにより、チャネル形成領域に不純物注入層を形成する第1の工程と、半導体基板に第2の不純物イオンをイオン注入することにより、半導体基板の表面から不純物注入層よりも深い領域にまでアモルファス層を形成する第2の工程とを備えている。

[0019]

本発明の半導体装置の製造方法によると、半導体基板のチャネル形成領域に、 質量数が相対的に大きい重イオンからなる第1の不純物イオンを注入して、チャネル形成領域に不純物注入層を形成し、その後、第2の不純物イオンをイオン注入することにより、半導体基板の表面から不純物注入層よりも深い領域にまでアモルファス層を形成する。これにより、アモルファス・クリスタル界面が不純物注入層よりも深い位置に押し広げられるので、この後に、結晶性を回復する熱処理を行なったとしても、不純物注入層にアモルファス・クリスタル界面が形成されることがない。従って、重イオンを注入した後の熱処理時において、不純物注 入層に転位ループ欠陥層が形成されなくなるので、チャネル形成領域に注入された重イオンが転位ループ欠陥層に偏析して不活性化してしまうという現象を防止することができる。また、転位ループ欠陥層が形成されないため、転位ループ欠陥層に起因するリーク電流をも防止することもできる。

[0020]

重イオンは、一般に、その質量効果により比較的に低い注入ドーズ量でも半導体基板をアモルファス化することが知られている。本発明においては、アモルファス・クリスタル界面をチャネル形成領域よりも深い領域にまで拡大するため、チャネル形成領域に対する重イオンの注入を該領域がアモルファス化する程度以上の高ドーズで行なったとしても、注入後の熱処理時においてチャネル形成領域の直下に重イオンによる転位ループ欠陥層を生じなくなる。このため、チャネル形成領域の直下に重イオンが偏析することを抑制することができるので、高濃度で目つ急峻なレトログレードなチャネル形成領域を実現することができる。

[0021]

本発明の半導体装置の製造方法において、半導体基板はシリコンからなり、第 2の不純物イオンはIV族元素からなることが好ましい。

[0022]

本発明の半導体装置の製造方法において、重イオンはインジウムであることが 好ましい。

[0023]

この場合に、重イオンの注入ドーズ量は $5 \times 10^{13} / \text{cm}^2$ 以上であることが好ましい。

[0024]

本発明の半導体装置の製造方法は、第2の工程よりも後に、第1の熱処理を行なうことにより、チャネル形成領域に、不純物注入層から第1の不純物イオンが拡散してなる第1導電型の第1の拡散層を形成する第3の工程と、半導体基板の上にゲート絶縁膜と該ゲート絶縁膜の上にゲート電極とを選択的に形成する第4の工程と、半導体基板に、ゲート電極をマスクとして第2導電型の第3の不純物イオンをイオン注入する第5の工程と、半導体基板に対して第2の熱処理を行な

うことにより、第3の不純物イオンが拡散してなり、接合位置が相対的に浅い第 2導電型の第2の拡散層を形成する第6の工程とをさらに備えていることが好ま しい。

[0025]

このようにすると、MIS型トランジスタに第2の拡散層からなるエクステンション拡散層を形成することができる。

[0026]

この場合に、第1の熱処理は、昇温レートを100℃/秒以上とし、加熱温度 を850℃~1050℃とし、該加熱時間を最大で10秒間保持するか、又はピーク温度を保持しない急速熱処理であることが好ましい。

[0027]

本発明の半導体装置の製造方法は、第2の工程と第3の工程との間に、不純物 注入層から第1の不純物イオンが拡散せず且つアモルファス層の結晶性を回復す る温度で第3の熱処理を行なうことにより、第1の不純物イオンによる結晶ダメ ージを回復する工程をさらに備えていることが好ましい。

[0028]

このようにすると、第1の工程における重イオンの注入によって半導体基板に 導入された注入ダメージを、残留欠陥の発生を抑制しながら結晶性の回復を行な うことができる。

[0029]

この場合に、第3の熱処理は加熱温度が400℃~600℃であることが好ま しい。さらに、この場合の加熱時間は1時間~20時間であることが好ましい。

[0030]

また、本発明の半導体装置の製造方法は、第4の工程と第6の工程との間に、 半導体基板に、ゲート電極をマスクとして第1導電型の第4の不純物イオンをイ オン注入する工程と、第2の熱処理により、第2の拡散層の下側に第4の不純物 が拡散してなる第1導電型の第3の拡散層を形成する工程とをさらに備えている ことが好ましい。このようにすると、第2の拡散層の下側に第3の拡散層からな るポケット不純物拡散層を確実に形成することができる。 [0031]

また、本発明の半導体装置の製造方法は、第6の工程よりも後に、ゲート電極の側面に絶縁膜からなるサイドウォールを形成する工程と、ゲート電極及びサイドウォールをマスクとして、半導体基板に第2導電型の第5の不純物イオンをイオン注入した後、第4の熱処理を行なうことにより、第2の拡散層の外側に、第5の不純物イオンが拡散してなり且つ第2の拡散層よりも深い接合面を持つ第2導電型の第4の拡散層を形成する工程とをさらに備えていることが好ましい。

[0032]

このようにすると、半導体基板におけるサイドウォールの側方の領域に、ソースドレイン拡散層を形成することができる。

[0033]

本発明の半導体装置は、上部にチャネル拡散層を有する半導体基板と、半導体 基板の上にゲート絶縁膜を介在させて形成されたゲート電極とを備え、チャネル 拡散層は、質量数が相対的に大きい重イオンからなる不純物イオンが注入されて なり且つゲルマニウムイオンを含む構成である。

[0034]

本発明の半導体装置において、半導体基板におけるチャネル拡散層の下側の領域にもゲルマニウムイオンを含むことが好ましい。

[0035]

【発明の実施の形態】

(第1の実施形態)

本発明の第1の実施形態について図面を参照しながら説明する。

[0036]

図1は本発明の第1の実施形態に係るMIS型トランジスタの断面構成を示している。

[0037]

図1に示すように、例えばP型シリコン(Si)からなる半導体基板100の 主面上には、酸化シリコンからなるゲート絶縁膜101と、その上にポリシリコンからなるゲート電極102とが形成され、該ゲート電極102の両側面上には 窒化シリコンからなるサイドウォール108が形成されている。

[0038]

半導体基板100におけるゲート絶縁膜101の下側の領域には、質量数が相対的に大きい重イオンであるインジウム(In)イオンが注入されてなるP型チャネル拡散層103が形成されている。

[0039]

半導体基板100におけるチャネル拡散層103よりも深い領域には、イオン 注入によって半導体基板100の導電性が変わらないIV族元素、例えばゲルマニ ウム(Ge)イオンがイオン注入されたGe含有層104が形成されている。

[0040]

また、半導体基板100におけるサイドウォール108の両側方の領域には、 例えばヒ素(As)イオンがイオン注入されてなるN型高濃度拡散層105が形成されている。

[0041]

P型チャネル拡散層103におけるサイドウォール108の下側には、ヒ素(As)イオンがイオン注入されてなるN型エクステンション高濃度拡散層106が形成されており、該N型エクステンション高濃度拡散層106の下側には、P型不純物濃度が半導体基板100よりも高いP型ポケット拡散層107が形成されている。ここで、P型ポケット拡散層107は、その上側にN型エクステンション高濃度拡散層106に対してPN接合面を持つことにより、動作時における空乏層の広がりを抑制する。

[0042]

以下、前記のように構成されたMIS型半導体装置の製造方法について図面を 参照しながら説明する。

[0043]

図2(a)~図2(c)乃至図4(a)~図4(b)は本発明の第1の実施形態に係るMIS型トランジスタの製造方法の工程順の断面構成を示している。

[0044]

まず、図2(a)に示すように、P型シリコンからなる半導体基板100のチ

ャネル形成領域に、注入エネルギーが約70 ke Vで注入ドーズ量が 5×10^{13} $/ \text{cm}^2$ 程度のP型の不純物イオンであって、質量数が相対的に大きい、例えばインジウム(In)イオンをイオン注入し、P型チャネル不純物層103 Aを形成する。

[0045]

次に、図2(b)に示すように、半導体基板100の上部に、IV族元素であって、例えば注入エネルギーが約250ke Vで注入ドーズ量が 1×10^{16} /cm 程度のゲルマニウム(Ge)イオンをイオン注入することにより、半導体基板 100におけるP型チャネル不純物層103Aよりも深い領域にアモルファス層 104Aを形成する。なお、アモルファス層 104Aを形成するIV族元素にはゲルマニウムに代えてシリコンを用いてもよい。

[0046]

次に、図2(c)に示すように、ゲルマニウムをイオン注入した後に、半導体基板100を約100℃/秒以上、好ましくは約200℃/秒の昇温レートで且つ850℃~1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない急速熱処理(RTA)を行なう。この急速熱処理により、半導体基板100の上部に、P型チャネル不純物層103Aにおけるインジウムイオンが拡散して第1の拡散層としてのP型チャネル拡散層103が形成される。これと同時に、この急速熱処理によって、ゲルマニウムイオンの注入により形成されたアモルファス層104Aは結晶状態に戻るが、ゲルマニウムを含むため、ここではGe含有層104と呼ぶ。なお、ピーク温度を保持しない急速熱処理とは、熱処理温度がピーク温度に達すると同時に降温することをいう。

[0047]

次に、図3(a)に示すように、半導体基板100上に、膜厚が1.5 nm程度の酸化シリコンからなるゲート絶縁膜101と、その上に膜厚が150 nm程度のポリシリコン又はポリメタルからなるゲート電極102とを選択的に形成する。

[0048]

次に、図3(b)に示すように、ゲート電極102をマスクとして半導体基板100に、注入エネルギーが約3 k e Vで注入ドーズ量が $4 \times 10^{14}/c$ m 2 程度のN型の不純物である、例えばヒ素(As)イオンをイオン注入して、N型エクステンション高濃度不純物層106 Aを形成する。

[0049]

次に、半導体基板100に対して、約200℃/秒の昇温レートで且つ850℃~1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、図3(c)に示すように、半導体基板100におけるゲート電極102の側方の領域に、N型エクステンション高濃度不純物層106Aに含まれるヒ素イオンが拡散してなり、比較的に浅い接合面を持つ第2の拡散層としてのN型エクステンション高濃度拡散層106が形成される。さらに、この急速熱処理によって、ヒ素イオンのイオン注入により形成される。さらに、この急速熱処理によって、ヒ素イオンのイオン注入により形成される。さらに、この急速熱処理によって、大型に、注入時におけるアモルファス・クリスタル界面の下側に転位ループ欠陥層109が形成される。その結果、図3(c)に示すように、急速熱処理によって、転位ループ欠陥層109にP型チャネル拡散層103に含まれるインジウムが偏析することにより、N型エクステンション高濃度拡散層106の下側に、P型チャネル拡散層103よりも高濃度な第3の拡散層としてのP型ポケット拡散層107が、転位ループ欠陥層とP型チャネル拡散層103のインジウムとの相互作用によって自己整合的に形成される。

[0050]

次に、例えばCVD法により、半導体基板100の上にゲート電極102を含む全面にわたって膜厚が約50nmのシリコン窒化膜を堆積する。続いて、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、図4(a)に示すように、ゲート電極102におけるゲート長方向側の両側面上にシリコン窒化膜からなるサイドウォール108を形成する。ここで、サイドウォール108には、窒化シリコンに代えて酸化シリコンを用いてもよく、さらには、酸化シリコンと窒化シリコンとからなる積層膜を用いてもよい。

[0051]

次に、ゲート電極102及びサイドウォール108をマスクとして、半導体基板100に、注入エネルギーが約15keVで注入ドーズ量が3×10¹⁵/сm²程度のN型の不純物であるヒ素イオンをイオン注入する。続いて、半導体基板100に対して、約200℃/秒~250℃/秒の昇温レートで且つ850℃~1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、図4(b)に示すように、半導体基板100におけるサイドウォール108の側方の領域に、ヒ素イオンが拡散してなり、N型エクステンション高濃度拡散層106と接続され且つ該拡散層106よりも深い接合面を持つ第4の拡散層としてのN型高濃度拡散層105を形成する。

[0052]

ここで、図5(a)~図5(c)に、図2(a)~図2(c)に示す各工程における不純物プロファイルを示す。横軸は基板表面からの深さを表わし、縦軸は不純物濃度を対数で表わしている。

[0053]

まず、図5(a)に示すように、図2(a)に示したP型チャネル不純物層103Aを形成するインジウム(In)イオンのイオン注入によって、半導体基板100におけるインジウムの不純物濃度のピーク値を示す領域の直下にアモルファス・クリスタル(a/c)界面が形成される。

[0054]

次に、図5(b)に示すように、図2(b)に示したアモルファス層104Aを形成するゲルマニウム(Ge)イオンの比較的深いイオン注入によって、半導体基板100におけるゲルマニウムの不純物濃度のピーク値よりも深い位置にまでアモルファス・クリスタル界面が移動する。

[0055]

次に、図5(c)に示すように、図2(c)に示した急速熱処理によって、インジウム及びゲルマニウムの各イオン注入により形成されたアモルファス層104Aは結晶層に戻る。

[0056]

通常、シリコン結晶は、インジウムを注入ドーズ量が約 $5 \times 10^{13}/cm^2$ 以上の注入条件でイオン注入するとアモルファス化される。第1の実施形態においては、約 $5 \times 10^{13}/cm^2$ の注入ドーズ量でインジウムをイオン注入するため、アモルファス層104 Aが形成される。そこで、第1の実施形態においては、インジウムをイオン注入した後に、さらに、半導体基板100の導電型を変えることがないゲルマニウムをイオン注入するため、アモルファス・クリスタル(a/c)界面が、P型チャネル不純物層103 Aの直下の領域からより深い位置に広げられる。その結果、注入されたインジウムが転位ループ欠陥層に偏析することなく、高濃度のP型チャネル拡散層103 を確実に形成することができる。

[0057]

以上説明したように、第1の実施形態によると、P型チャネル拡散層103を 形成する際に、質量数が相対的に大きい重イオンであるインジウムイオンを5× 10¹³/cm² 程度のドーズ量で注入した後に、半導体基板100を構成する元素と同族であるゲルマニウムイオンを用いたアモルファス化注入を行なうことにより、インジウムの注入で形成されたアモルファス・クリスタル界面を基板の深さ方向に広げることができる。

[0058]

このように、アモルファス・クリスタル界面を基板の深さ方向に広げることにより、P型チャネル不純物層103AからP型チャネル拡散層103を形成する熱処理時に、インジウムイオンの拡散に影響を及ぼす転位ループ欠陥層がP型チャネル拡散層103の近傍に形成されることがなくなる。その結果、チャネル形成用の重イオンであるインジウムイオンをアモルファス化が生じるドーズ量以上の高ドーズで注入しても、従来のように、転位ループ欠陥層にインジウムが強く偏析して、P型チャネル拡散層103の活性化濃度が低下してしまうという現象を避けることができる。従って、第1の実施形態によると、チャネル拡散層形成用の重イオンのイオン注入を分割して行なわなくとも、ただ1度のイオン注入によって、高濃度のチャネル拡散層を形成することができる。

[0059]

また、IV族元素からなる不純物イオンのアモルファス化注入により、アモルフ

ァス・クリスタル界面がP型チャネル拡散層103から離れて、転位ループ欠陥 層がチャネル領域の近傍には形成されないため、該転位ループ欠陥層に起因する リーク電流をも防止することもできる。

[0060]

以上のように、第1の実施形態によると、重イオンであるインジウムイオンを 用いた高濃度なP型チャネル拡散層103を確実に形成することができる。

[0061]

また、P型チャネル拡散層103の形成に、質量数が相対的に大きいインジウムイオンを用いているため、P型チャネル拡散層103における基板表面の近傍において不純物濃度が低くなり、一方、基板表面から少し深い領域においては不純物濃度が高くなる、いわゆるレトログレードな不純物プロファイルを得ることができる。このため、主に、不純物散乱起因のキャリアの移動度低下を防ぐことができ、短チャネル効果の顕在化を抑制することができるので、トランジスタの微細化を確実に図ることができる。

[0062]

ところで、N型エクステンション高濃度不純物層106Aを形成する際のヒ素イオンの注入時には、半導体基板100がアモルファス化する。このため、ヒ素イオンの注入後の急速熱処理によって、アモルファス・クリスタル界面の下側に転位ループ欠陥層109が形成される。インジウムは、転位ループ欠陥層109に強く偏析することが知られており、本実施形態のように、P型チャネル拡散層103の不純物イオンにインジウムを用いていることから、転位ループ欠陥層109、すなわちN型エクステンション高濃度拡散層106の接合面の下側にインジウムが強く偏析した領域が形成される。この領域がP型ポケット拡散層107として機能するため、P型ポケット拡散層107を形成する工程をわざわざ設ける必要がない。

[0063]

また、P型ポケット拡散層107を積極的に形成する方法として、図3(b)のヒ素イオンの注入に続いて、ゲート電極102をマスクとして半導体基板100にP型の不純物を注入してもよい。例えば、注入エネルギーが約15keVで

注入ドーズ量が 1×10^{13} / cm^2 程度のP型の不純物であるホウ素(B)をイオン注入することにより、P型ポケット拡散層107の不純物濃度の不足分を補うことができる。

[0064]

なお、第1の実施形態においては、P型チャネル拡散層103の不純物イオンにインジウムイオンを用いたが、これに代えて、ホウ素イオンよりも重く且つP型となるイオンであればよく、また、ホウ素イオンと該ホウ素イオンよりも重いP型となるイオンとの両方のイオンを用いてもよい。さらには、インジウムよりも質量数が大きい3B族元素を用いてもよい。

[0065]

また、第1の実施形態は、半導体装置としてNチャネルMIS型トランジスタを用いたが、これに代えて、PチャネルMIS型トランジスタであってもよい。 PチャネルMIS型トランジスタの場合には、チャネル拡散層を構成するN型の不純物イオンとして、例えば、アンチモン(Sb)イオン又はビスマス(Bi)イオン等のようにヒ素イオンよりも重い5B族元素を用いることができる。

[0066]

(第2の実施形態)

本発明の第2の実施形態について図面を参照しながら説明する。

[0067]

図6(a)~図6(c)乃至図8(a)~図8(c)は本発明の第2の実施形態に係るMIS型トランジスタの製造方法の工程順の断面構成を示している。

[0068]

まず、図 6 (a) に示すように、P型シリコンからなる半導体基板 1000チャネル形成領域に、注入エネルギーが約 70 k e Vで注入ドーズ量が 5×10^{13} / c m 2 程度のP型の不純物イオンであって、質量数が相対的に大きい、例えばインジウム(I n)イオンをイオン注入し、P型チャネル不純物層 103 A を形成する。

[0069]

次に、図6(b)に示すように、半導体基板100の上部に、IV族元素であっ

て、例えば注入エネルギーが約250keVで注入ドーズ量が 1×10^{16} /cm 2 程度のゲルマニウム(Ge)イオンをイオン注入することにより、半導体基板 100におけるP型チャネル不純物層103Aよりも深い領域にアモルファス層 104Aを形成する。なお、ここでも、アモルファス層104Aを形成するIV族
元素にはゲルマニウムに代えてシリコンを用いてもよい。

[0070]

次に、図6(c)に示すように、ゲルマニウムイオンを注入した後に、半導体 基板100を400℃~600℃程度の温度にまで昇温し、1時間~20時間程 度、好ましくは5時間~15時間程度の熱処理を加えることにより、注入された インジウムイオン及びゲルマニウムイオンがほとんど拡散することなく、該イオ ンのイオン注入による結晶ダメージが回復されて、アモルファス層104Aが結 晶状態のGe含有層104となる。このように、比較的に低温で且つ長時間の熱 処理をアモルファス層104Aに加えることにより、シリコンからなる半導体基 板100のアモルファス層104Aは結晶層(Ge含有層104)に再成長する 。この固相再成長現象は、一般には、Solid Phase Epitaxial (SPE) regrowt hとして知られており、400℃程度の低温の熱処理が加わった段階で、このS PE regrowthが始まり、再結晶化が進行する。この400℃付近における一般 的なドーパントの拡散係数は点欠陥の拡散係数と比べて十分に小さく、ドーパン トはほとんど拡散することがない。従って、この比較的に低温の熱処理を十分に 長い時間行なうことにより、不純物原子をほとんど拡散させることなくアモルフ ァス・クリスタル界面の直下に存在する過剰な点欠陥を減少させることができ、 且つアモルファス層から結晶層への相転移を起こすことができる。

[0071]

このように、第2の実施形態においては、P型チャネル不純物層103Aの形成時のイオン注入により形成されるアモルファス・クリスタル界面を半導体基板100のより深い位置にまで広げる(押し下げる)ために行なうゲルマニウムイオンの注入工程の後に、低温の熱処理を行なうことを特徴とする。これにより、インジウム及びゲルマニウムの高ドーズ注入により形成されたアモルファス層104Aの結晶構造を回復させる。この熱処理温度は十分に低いため、過渡増速拡

散による不純物拡散はほとんど起こらず、結晶性の回復のみが進行するので、P型チャネル不純物層103Aの接合面の位置は、インジウムイオンの注入直後とほとんど変わらない。

[0072]

次に、図7(a)に示すように、半導体基板100を約100℃/秒以上、好ましくは約200℃/秒の昇温レートで且つ850℃~1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない急速熱処理(RTA)を行なう。この急速熱処理により、半導体基板100の上部に、P型チャネル不純物層103Aにおけるインジウムイオンが拡散して第1の拡散層としてのP型チャネル拡散層103が形成される。この急速熱処理により、図6(c)に示す工程の低温熱処理では得られないインジウムイオンの活性化を行なう。

[0073]

次に、図7(b)に示すように、半導体基板100上に、膜厚が1.5nm程度の酸化シリコンからなるゲート絶縁膜101と、その上に膜厚が150nm程度のポリシリコン又はポリメタルからなるゲート電極102とを選択的に形成する。

[0074]

次に、図7(c)に示すように、ゲート電極102をマスクとして半導体基板 100に、注入エネルギーが約3keVで注入ドーズ量が $4 \times 10^{14}/cm^2$ 程 度のN型の不純物である、例えばヒ素(As)イオンをイオン注入して、N型エクステンション高濃度不純物層106Aを形成する。

[0075]

次に、半導体基板100に対して、約200℃/秒の昇温レートで且つ850 ℃~1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか 又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、図8 (a)に示すように、半導体基板100におけるゲート電極102の側方の領域 に、N型エクステンション高濃度不純物層106Aに含まれるヒ素イオンが拡散 してなり、比較的に浅い接合面を持つ第2の拡散層としてのN型エクステンショ ン高濃度拡散層106が形成される。さらに、この急速熱処理によって、ヒ素イオンのイオン注入により形成されたアモルファス層がクリスタル層に回復すると共に、注入時におけるアモルファス・クリスタル界面の下側に転位ループ欠陥層109が形成される。その結果、図8(a)に示すように、急速熱処理によって、転位ループ欠陥層109にP型チャネル拡散層103に含まれるインジウムが偏析することにより、N型エクステンション高濃度拡散層106の下側に、P型チャネル拡散層103よりも高濃度な第3の拡散層としてのP型ポケット拡散層107が、転位ループ欠陥層とP型チャネル拡散層103のインジウムとの相互作用によって自己整合的に形成される。

[0076]

次に、例えばCVD法により、半導体基板100の上にゲート電極102を含む全面にわたって膜厚が約50nmのシリコン窒化膜を堆積する。続いて、堆積したシリコン窒化膜に対して異方性エッチングを行なうことにより、図8(b)に示すように、ゲート電極102におけるゲート長方向側の両側面上にシリコン窒化膜からなるサイドウォール108を形成する。ここで、サイドウォール108には、窒化シリコンに代えて酸化シリコンを用いてもよく、さらには、酸化シリコンと窒化シリコンとからなる積層膜を用いてもよい。

[0077]

次に、ゲート電極102及びサイドウォール108をマスクとして、半導体基板100に、注入エネルギーが約15keVで注入ドーズ量が3×10¹⁵/сm²程度のN型の不純物であるヒ素イオンをイオン注入する。続いて、半導体基板100に対して、約200℃/秒~250℃/秒の昇温レートで且つ850℃~1050℃程度にまで昇温し、ピーク温度を最大で10秒間程度保持するか又はピーク温度を保持しない急速熱処理を行なう。この急速熱処理により、図8(c)に示すように、半導体基板100におけるサイドウォール108の側方の領域に、ヒ素イオンが拡散してなり、N型エクステンション高濃度拡散層106と接続され且つ該拡散層106よりも深い接合面を持つ第4の拡散層としてのN型高濃度拡散層105を形成する。

[0078]

ここで、図9(a)~図9(c)及び図10に、図6(a)~図6(c)及び図7(a)に示す各工程における不純物プロファイルを示す。横軸は基板表面からの深さを表わし、縦軸は不純物濃度を対数で表わしている。

[0079]

まず、図9(a)に示すように、図6(a)に示したP型チャネル不純物層103Aを形成するインジウム(In)イオンのイオン注入によって、半導体基板100におけるインジウムの不純物濃度のピーク値を示す領域の直下にアモルファス・クリスタル(a/c)界面が形成される。

[0080]

次に、図9(b)に示すように、図6(b)に示したアモルファス層104Aを形成するゲルマニウム(Ge)イオンの比較的深いイオン注入によって、半導体基板100におけるゲルマニウムの不純物濃度のピーク値よりも深い位置にまでアモルファス・クリスタル界面が移動する。

[0081]

次に、図9(c)に示すように、図6(c)に示した低温熱処理によって、インジウム及びゲルマニウムの各イオン注入により形成されたアモルファス層104Aは結晶層に戻る。このとき、それぞれイオン注入されたインジウムイオン及びゲルマニウムイオンはほとんど拡散しない。また、ゲルマニウムによるアモルファス・クリスタル界面の直下には残留欠陥(転位ループ欠陥)層が生じる。

[0082]

次に、図10に示すように、図7(a)に示した急速熱処理によって、インジウムイオンは拡散し、また、ゲルマニウムによる残留欠陥層が消滅する。

[0083]

以上説明したように、第2の実施形態によると、P型チャネル拡散層103を 形成する際に、質量数が相対的に大きい重イオンであるインジウムイオンを5× 10¹³/cm²程度のドーズ量で注入した後に、半導体基板100を構成する元素と同族のゲルマニウムイオンを用いたアモルファス化注入を行なうことにより、インジウムの注入で形成されたアモルファス・クリスタル界面を基板の深さ方向に広げることができる。その結果、P型チャネル不純物層103AからP型チ ャネル拡散層103を形成する熱処理時に、インジウムイオンの拡散に影響を及ばす転位ループ欠陥層がP型チャネル拡散層103の近傍に形成されることがない。

[0084]

さらに、第2の実施形態においては、図6(b)に示すゲルマニウムイオンのイオン注入工程と、図7(a)に示すインジウムイオンを活性化する高温の急速熱処理(spike RTA)工程との間に、図6(c)に示す低温熱処理を行なうことにより、アモルファス層104Aの結晶性を回復する。この低温熱処理は温度が十分に低いため、過渡増速拡散となるような不純物拡散はほとんど起こらず、従って、アモルファス層104Aの再成長のみが進行する。その結果、高温の急速熱処理のみにより、アモルファス層104Aの結晶性の回復とインジウムイオンの活性化とを同時に行なう第1の実施形態と比べて、インジウムの拡散の深さを確実に浅くすることができる。

[0085]

これにより、チャネル形成用の重イオンであるインジウムイオンをアモルファス化が生じるドーズ量以上の高ドーズで注入しても、従来のように、転位ループ欠陥層にインジウムが強く偏析して、P型チャネル拡散層103の活性化濃度が低下してしまうという現象を避けることができる。従って、第2の実施形態によると、チャネル拡散層形成用の重イオンのイオン注入を分割して行なわなくとも、ただ1度のイオン注入によって、高濃度のチャネル拡散層を形成することができる。

[0086]

また、IV族元素からなる不純物イオンのアモルファス化注入により、アモルファス・クリスタル界面がP型チャネル拡散層103から離れて、転位ループ欠陥層がチャネル領域の近傍に形成されないため、該転位ループ欠陥層に起因するリーク電流をも防止することもできる。

[0087]

以上のように、第2の実施形態によると、重イオンであるインジウムイオンを 用いた高濃度なP型チャネル拡散層103を確実に形成することができる。

[0088]

また、P型チャネル拡散層103の形成に、質量数が相対的に大きいインジウ ムイオンを用いているため、P型チャネル拡散層103における基板表面の近傍 において不純物濃度が低くなり、一方、基板表面から少し深い領域においては不 純物濃度が高くなる、いわゆるレトログレードな不純物プロファイルを得ること ができる。このため、主に、不純物散乱起因のキャリアの移動度低下を防ぐこと ができ、短チャネル効果の顕在化を抑制することができるので、トランジスタの 微細化を確実に図ることができる。

[0089]

ところで、N型エクステンション高濃度不純物層106Aを形成する際のヒ素 イオンの注入時には、半導体基板100がアモルファス化する。このため、ヒ素 イオンの注入後の急速熱処理によって、アモルファス・クリスタル界面の下側に 転位ループ欠陥層109が形成される。インジウムは、転位ループ欠陥層109 に強く偏析することが知られており、本実施形態のように、P型チャネル拡散層 103の不純物イオンにインジウムを用いていることから、転位ループ欠陥層1 09、すなわちN型エクステンション高濃度拡散層106の接合面の下側にイン ジウムが強く偏析した領域が形成される。この領域がP型ポケット拡散層107 として機能するため、P型ポケット拡散層107を形成する工程をわざわざ設け る必要がない。

[0090]

また、P型ポケット拡散層107を積極的に形成する方法として、図7(c) のヒ素イオンの注入に続いて、ゲート電極102をマスクとして半導体基板10 OにP型の不純物を注入してもよい。例えば、注入エネルギーが約15keVで 注入ドーズ量が 1×10^{13} / cm^2 程度のP型の不純物であるホウ素(B)をイ オン注入することにより、P型ポケット拡散層107の不純物濃度の不足分を補 うことができる。

[0091]

なお、第2の実施形態においても、P型チャネル拡散層103の不純物イオン にインジウムイオンを用いたが、これに代えて、ホウ素イオンよりも重く且つP

2 2

型となるイオンであればよく、また、ホウ素イオンと該ホウ素イオンよりも重い P型となるイオンとの両方のイオンを用いてもよい。さらには、インジウムより も質量数が大きい3B族元素を用いてもよい。

[0092]

また、第2の実施形態は、半導体装置としてNチャネルMIS型トランジスタを用いたが、これに代えて、PチャネルMIS型トランジスタであってもよい。PチャネルMIS型トランジスタの場合には、チャネル拡散層を構成するN型の不純物イオンとして、例えば、アンチモン(Sb)イオン又はビスマス(Bi)イオン等のようにヒ素イオンよりも重い5B族元素を用いることができる。

[0093]

また、図7(a)に示す急速熱処理工程を省略してもよい。この場合には、図8(a)に示す急速熱処理工程により、P型チャネル拡散層103、N型エクステンション高濃度拡散層106及びP型ポケット拡散層107が同時に形成される。

[0094]

【発明の効果】

本発明に係る半導体装置の製造方法によると、MIS型トランジスタの微細化に必須の構成であるチャネル形成領域に対する重イオンの注入を半導体基板がアモルファス化する程度のドーズ量で行なったとしても、重イオンの注入後にさらに他のイオンの注入を行なってアモルファス・クリスタル界面を基板の深い位置に押し下げるため、チャネル形成領域及びその近傍にはアモルファス・クリスタル界面が存在しなくなる。その結果、チャネル形成領域には熱処理時に転位ループ欠陥層が形成されなくなるため、注入された重イオンが転位ループ欠陥層により不活性化してしまうことを防止することができる。また、転位ループ欠陥層が形成されないため、転位ループ欠陥層に起因するリーク電流を防止することもできる。

【図面の簡単な説明】

【図1】

本発明の第1実施形態に係るMIS型トランジスタを示す構成断面図である。

【図2】

(a)~(c)は本発明の第1実施形態に係るMIS型トランジスタの製造方法を示す工程順の構成断面図である。

【図3】

(a)~(c)は本発明の第1実施形態に係るMIS型トランジスタの製造方法を示す工程順の構成断面図である。

【図4】

(a)及び(b)は本発明の第1実施形態に係るMIS型トランジスタの製造方法を示す工程順の構成断面図である。

【図5】

 $(a) \sim (c)$ は図 $2(a) \sim$ 図2(c) に示す各工程における不純物プロファイルを示すグラフである。

【図6】

(a)~(c)は本発明の第2実施形態に係るMIS型トランジスタの製造方法を示す工程順の構成断面図である。

【図7】

(a)~(c)は本発明の第2実施形態に係るMIS型トランジスタの製造方法を示す工程順の構成断面図である。

【図8】

(a)~(c)は本発明の第2実施形態に係るMIS型トランジスタの製造方法を示す工程順の構成断面図である。

【図9】

 $(a) \sim (c)$ は図 $6(a) \sim$ 図6(c) に示す各工程における不純物プロファイルを示すグラフである。

【図10】

図7(a)に示す工程における不純物プロファイルを示すグラフである。

【図11】

(a)~(c)は従来のMIS型トランジスタの製造方法を示す工程順の構成 断面図である。

【図12】

(a) 及び(b) は従来のMIS型トランジスタの製造方法を示す工程順の構成断面図である。

【図13】

従来のMIS型トランジスタにおけるチャネル拡散層形成後の基板表面からの深さと不純物濃度との関係を示すグラフである。


【符号の説明】

- 100 P型半導体基板
- 101 ゲート絶縁膜
- 102 ゲート電極
- 103 P型チャネル拡散層(第1の拡散層)
- 103A P型チャネル不純物層(不純物注入層)
- 104 Ge含有層
- 104A アモルファス層
- 105 N型高濃度拡散層(第4の拡散層)
- 106 N型エクステンション高濃度拡散層(第2の拡散層)
- 106A N型エクステンション高濃度不純物層
- 107 P型ポケット拡散層(第3の拡散層)
- 107A P型ポケット不純物層
- 108 サイドウォール
- 109 転位ループ欠陥層


【書類名】

図面


【図1】




【図2】





(b) 103A 104A 100




【図3】










【図4】







【図5】










【図6】










【図7】










【図8】










【図9】










【図10】




【図11】









【図12】





【図13】



【書類名】 要約書

【要約】

【課題】 微細化に伴う短チャネル効果の顕在化を抑制しながらチャネル拡 散層の濃度を確実に高くでき、且つ低しきい値電圧及び高濃度チャネルに起因す るリーク電流の増大を抑制できるようにする。

【解決手段】 P型シリコンからなる半導体基板1000チャネル形成領域に、注入エネルギーが約70 k e Vで注入ドーズ量が 5×10^{13} /c m 2 程度のインジウムイオンをイオン注入し、P型チャネル不純物層103 Aを形成する。次に、半導体基板1000上部に、注入エネルギーが約250 k e Vで注入ドーズ量が 1×10^{16} /c m 2 程度のゲルマニウムイオンをイオン注入することにより、半導体基板100におけるP型チャネル不純物層103 Aよりも深い領域にアモルファス層104 Aを形成する。

【選択図】 図2

出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日 [変更理由] 新規登録

住 所

大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社